在端侧人工智能设备快速发展的背景下，SK海力士正加速推进一项突破性内存技术——3D堆叠DRAM的研发进程。这项技术通过将动态随机存取存储器直接集成在逻辑芯片上方，构建出更紧凑的芯片架构，有望为智能手机、可穿戴设备和机器人等终端设备带来革命性性能提升。
与传统PoP封装技术相比，3D堆叠方案通过缩短芯片间物理距离，使数据传输通道数量增加数倍。这种架构创新不仅将带宽提升30%以上，还能将延迟降低至现有水平的三分之一，同时显著优化功耗表现。据行业分析师测算，采用该技术的芯片组整体体积可缩小40%，为设备设计预留更多空间。
美国圣何塞研发中心近期发布的招聘信息显示，该公司正在组建专项技术团队，重点招募具备芯片联合设计经验的工程师。岗位描述明确要求应聘者需与北美客户深度协作，主导逻辑芯片与存储单元的协同开发工作。这标志着SK海力士已从技术储备阶段转向实质性产品落地准备。
推动这项技术突破的核心动力，源自端侧AI设备对内存性能的严苛要求。随着生成式AI在移动终端的普及，本地运行复杂模型需要每秒数百GB的数据吞吐能力，而传统封装方式已接近物理极限。以智能手机为例，未来三年其AI算力需求预计增长8倍，这对内存子系统的能效比提出前所未有的挑战。
行业观察人士指出，移动处理器领域将成为该技术最先突破的应用场景。苹果、高通等芯片巨头近年来持续加大先进封装投入，其最新处理器已采用多层堆叠设计。SK海力士的3D堆叠DRAM若能成功商用，将与这些企业的技术路线形成完美契合，构建起从计算到存储的完整端侧AI解决方案。
值得注意的是，这家韩国存储巨头在AI内存领域已占据先发优势。其HBM产品凭借超高带宽特性，在数据中心市场获得英伟达等企业的广泛采用。此次布局端侧市场，显示出该公司正构建覆盖云端到终端的完整产品矩阵。今年二季度财报会议上，管理层明确表示将针对不同AI应用场景开发定制化存储方案。
技术路线图显示，SK海力士同步推进着多项前沿存储技术研发。除3D堆叠DRAM外，高带宽闪存HBF项目也进入工程验证阶段。这些创新方案共同指向一个目标：在AI计算范式变革中，重新定义内存子系统的技术标准与市场格局。随着研发团队扩张和客户合作深化，端侧AI内存市场的竞争格局正在发生微妙变化。
